2021 数字设计FPGA应用(电子科技大学) 最新满分章节测试答案
- 第1章 FPGA的原理和电路设计(第一周) FPGA原理和电路设计客观测试
- 【作业】第1章 FPGA的原理和电路设计(第一周) FPGA原理和电路设计作业
- 第2章 Verilog HDL语言与VIVADO(第2,3周) Verilog HDL&VIVADO单元测试题
- 【作业】第2章 Verilog HDL语言与VIVADO(第2,3周) Verilog HDL&VIVADO单元作业
- 【作业】第3章 组合逻辑电路与VIVADO进阶(4,5周 ) 组合逻辑电路与VIVADO进阶作业(课程设计)
- 【作业】第4章 时序逻辑电路FPGA实现(6,7,8周 ) 时序逻辑电路FPGA实现作业(课程设计)
- 【作业】第3章 组合逻辑电路与VIVADO进阶(建议4,5周 3.23-4.5) 组合逻辑电路与VIVADO进阶作业(课程设计)
本答案对应课程为:点我自动跳转查看
本课程起止时间为:2021-03-08到2021-06-30
第1章 FPGA的原理和电路设计(第一周) FPGA原理和电路设计客观测试
1、 问题:要实现组合逻辑 F=AB+BC+CA,使用FPGA实现时,在查找表中,地址从0到7的单元中,填写内容为1的单元应为
选项:
A:0,1,2,3
B:4,5,6,7
C:0,1,2,4
D:3,5,6,7
答案: 【3,5,6,7】
2、 问题:如果用一个查找表实现逻辑函数,使用XC7A35T最多可以实现( )输入1输出的逻辑函数
选项:
A:6
B:5
C:7
D:8
答案: 【6】
3、 问题:根据你的理解,FPGA时序逻辑的实现主要是依赖于什么内部逻辑结构
选项:
A:RAM
B:LUT
C:触发器
D:多路选择器
答案: 【触发器】
4、 问题:数码管位选信号高有效,要点亮数码管,应该向数码管位选输入端送什么信号
选项:
A:1
B:0
C:跟数码管的类型有关,不能确定
D:X
答案: 【1】
5、 问题:1.4数码管共阴极,位选有效,要显示0,应该送段码( )
选项:
A:11101110
B:00000011
C:11111100
D:00010001
答案: 【11111100】
6、 问题:XILINX 7 系列FPGA是靠什么实现组合逻辑的
选项:
A:HARD DISK
B:LUT
C:查找表
D:ROM
E:闪存
F:FLASH
G:触发器
H:锁存器
答案: 【LUT;
查找表】
7、 问题:XILINX FPGA的CLB由2个SLICE组成,SLICE由哪些部分组成
选项:
A:查找表LUT
B:进位链
C:触发器和锁存器
D:ROM
答案: 【查找表LUT;
进位链;
触发器和锁存器】
【作业】第1章 FPGA的原理和电路设计(第一周) FPGA原理和电路设计作业
小提示:本节包含奇怪的同名章节内容
1、 问题:论述XILINX 7系列FPGA的结构。
评分规则: 【 能够清晰的说明FPGA的基本结构的
能够清晰表述每个子结构的功能和构成
有图像等其他方法描述
】
2、 问题:共阳极七段数码管,带小数点,位码低有效,如果数码管有6个,要显示 333(右边3个数码管都显示3,左边三个无显示(请给出方案)
评分规则: 【 位码应依次为111000 3分 段码低有效 00001100 正确3分思路清晰,描述清楚 4分
】
3、 问题:共阳极七段数码管,带小数点,位码低有效,段码低有效。如果数码管有6个,要显示 333(右边3个数码管都显示3,左边三个无显示(请给出方案).要求进行分析得出结论
评分规则: 【 共阳极低有效,位码应依次为111000 4分 段码低有效 0000110X 正确4分思路清晰,描述清楚 2分
】
本文章不含期末不含主观题!!
本文章不含期末不含主观题!!
支付后可长期查看
有疑问请添加客服QQ 2356025045反馈
如遇卡顿看不了请换个浏览器即可打开
请看清楚了再购买哦,电子资源购买后不支持退款哦