2020 数字集成电路设计(华东师范大学) 最新满分章节测试答案
本答案对应课程为:点我自动跳转查看
本课程起止时间为:2020-04-09到2020-07-03
本篇答案更新状态:已完结
第一章 引论 第一章单元测验
1、 问题:集成电路生产时的固定成本与销售量 ;可变成本是直接用于制造产品的费用，与产品的产量成 。
选项：
A:有关；反比。
B:无关；反比。
C:有关；正比。
D:无关；正比。
答案: 【无关；正比。】
2、 问题:面积较小的门往往较快并消耗 的能量，因为门的总电容常常随面积的减小而 。
选项：
A:较少；增大。
B:较少；减小。
C:较多；增大。
D:较多；减小。
答案: 【较少；减小。】
3、 问题:下面关于传播延时的定义错误的是：
选项：
A:输入和输出波形的50%翻转点之间的时间。
B:传播延时tp是tpLH（门的输出由低至高翻转的响应时间）和tpHL（输出由高至低翻转的响应时间）这两个时间的平均值。
C:传播延时只与电路工艺和拓扑连接有关。
D:通常所说的传播延时是针对门的。
答案: 【传播延时只与电路工艺和拓扑连接有关。】
4、 问题:功耗越大，则门越快。对于给定的工艺和门的拓扑结构， 和 的乘积一般为一常数，这一乘积称为PDP。
选项：
A:面积；速度。
B:功耗；延时。
C:功率；速度。
D:能量；延时。
答案: 【功耗；延时。】
5、 问题:评价一个设计好坏的重要质量指标有
选项：
A:成本
B:功能
C:稳定性
D:性能
E:功耗
答案: 【成本;
功能;
稳定性;
性能;
功耗】
6、 问题:每个圆片上功能完好的芯片数目以及每个芯片的成本与芯片的面积有很大的关系。芯片面积较小的设计往往成品率较低。
选项：
A:正确
B:错误
答案: 【错误】
7、 问题:为了使一个门的稳定性较好并且对噪声干扰不敏感，应当使“0”和“1”的区间越大越好，一个门的低电平噪声容限NML=VIL-VOL,高电平噪声容限NMH=VOH-VIH。
选项：
A:正确
B:错误
答案: 【正确】
8、 问题:静态功耗是由在电源和地之间的静态导电通路或由于漏电流引起的，所以静态功耗只在电路导通的时候存在。
选项：
A:正确
B:错误
答案: 【错误】
9、 问题:动态功耗是由于对电容充电以及在电源和地之间有一暂时的电流通路造成的，所以动态功耗正比与开关频率。
选项：
A:正确
B:错误
答案: 【正确】
10、 问题:摩尔定律(Moore Law)预见了在一个单片上能够集成的晶体管数目将随着 按指数规律增长。
答案: 【时间】
11、 问题:上升时间tr和下降时间tf分别指波形上升或下降时间的 %和90%点之间的时间，它们是用来衡量单个信号波形而不是针对门的。
答案: 【10】
12、 问题:动态功耗产生原因：由于对电容充电以及在电源和地之间有一暂时的电流通路造成的，只发生在开关的瞬间，因此动态功耗正比于 。
答案: 【开关频率】
第二章 器件 第二章单元测验
1、 问题:下面二极管静态特性描述中不正确的是：
选项：
A:在PN结上加上反向偏压，使p区的电势相对于n区降低，其结果是使扩散电流减小，漂移电流成为主导，于是电流从n区流向p区。
B:二极管电流最重要的特性是它与所加偏置电压之间存在线性关系
C:在实际器件中，二极管的反向电流大于反向饱和电流，这是在耗尽区因热而产生电子空穴对造成的。
D:反偏置状态下，二极管的工作就像一个不导通或阻断的器件。
答案: 【二极管电流最重要的特性是它与所加偏置电压之间存在线性关系】
2、 问题:二极管在正向偏置条件下，势垒 ，耗尽区的宽度 。
选项：
A:升高；变窄。
B:升高；变宽。
C:降低；变窄。
D:降低；变宽。
答案: 【降低；变窄。】
3、 问题:下面有关MOS晶体管阈值电压的说法不正确的是：
选项：
A:阈值电压通常对于NMOS器件是一个正值，对于PMOS器件是一个负值。
B:不同体偏置下条件下的阈值电压可以由下式确定：
C:当源与体之间存在衬底偏置电压VSB时，将会使n沟MOS管的阈值电压增大。
D:随着栅电压的不断提高，耗尽区宽度将逐渐增大。
答案: 【随着栅电压的不断提高，耗尽区宽度将逐渐增大。】
4、 问题:短沟道器件的阈值电压往往会随时间漂移，这是由于热载流子效应，一般这个效应使NMOS器件的阈值电压 ，使PMOS器件的阈值电压 。
选项：
A:升高；升高
B:升高；降低
C:降低；升高
D:降低；降低
答案: 【升高；降低】
5、 问题:我们希望栅源电压一旦下降至阈值电压以下时电流应当下降得尽可能 ，即斜率系数S的值越 。
选项：
A:快；小
B:快；大
C:慢；小
D:慢；大
答案: 【快；小】
6、 问题:下面关于MOSFET电容不正确的是：
选项：
A:横向扩散xd是由工艺决定的，习惯上把它与每单位面积的栅氧电容相乘得到每单位晶体管宽度的覆盖电容。
B:栅至沟道的电容CGC的大小以及它的划分取决于工作区域和端口电压。
C:避免电路工作在阈值电压附近可以使线性电容具有较好特性。
D:结电容是由正向偏置的源-体和漏-体之间的pn结引起的。
答案: 【结电容是由正向偏置的源-体和漏-体之间的pn结引起的。】
7、 问题:MOS管沟道电容的平均分布情况取决于工作区域等因素，其中，MOS管处于截止区时，CGC主要来自 ；MOS处于饱和区时，CGC主要来自 。
选项：
A:CGCB;CGCS
B:CGCB;CGCD
C:CGCS;CGCB
D:CGCS;CGCD
答案: 【CGCB;CGCS】
8、 问题:MOSFET的电容有三部分组成：MOS结构电容、沟道电容，结电容。除MOS结构电容外，其他两个电容都是线性的且随所加电压而变化。
选项：
A:正确
B:错误
答案: 【错误】
9、 问题:闩锁效应中，寄生的两个双极型管中的一个变为正向偏置时，它提供了另一个双极型管的基极电流。这一负反馈使电流增加直至该电路失效或烧坏。
选项：
A:正确
B:错误
答案: 【错误】
10、 问题:二极管的结电容是一个取决于电压的参数，它的值在不同的偏置点之间变化很大。在数字电路中，工作电压往往在很大的范围内快速变化。这时，更希望用一个等效的线性电容Ceq 来代替与电压有关的非线性电容Cj。
选项：
A:正确
B:错误
答案: 【正确】
11、 问题:在MOS管电容的组成部分中，结电容是由底板pn结和侧壁pn结构成的，其中，底板pn结的表达式为每单位面积结电容乘以面积，即Cj×LsW；侧壁pn结为每单位周长电容乘以周长，即Cjsw×（2Ls+2W）。
选项：
A:正确
B:错误
答案: 【错误】
分析：【注意，对源区的第四条边不考虑任何侧壁电容，因为它代表的是导通的沟道，侧壁pn结应为Cjsw×（2Ls+W）。】
12、 问题:一个CMOS电路的性能可能进一步受到漏区与源区相串联的电阻影响，源漏区的电阻可以表示为：RS,D=LS,D/W×R□+RC。
选项：
A:正确
B:错误
答案: 【正确】
13、 问题:MOS管中，导电沟道的有效长度会随着所加的VDS调制：增加VDS将使漏结的耗尽区加大，从而增加了有效沟道的长度。
选项：
A:正确
B:错误
答案: 【错误】
分析：【减小了有效沟道的长度】
14、 问题:假设在PN结上加上一个电压，使p区的电势相对于n区升高，其表现出来的结果是电流从p区向n区流过二极管，此时二极管处于 （填“正”或“反”）偏置状态。
答案: 【正】
15、 问题:随着MOS器件尺寸的缩小，源端和反向偏置的漏端结的耗尽区对器件的影响变得重要。由于在栅下的一部分区域已被耗尽，导致器件的阈值电压 （“升高”或“降低”）
答案: 【降低】
16、 问题:当晶体管的W值较小时，受窄沟道效应的影响，晶体管的阈值电压 （“升高”或“降低”）。
答案: 【升高】
本文章不含期末不含主观题！！
本文章不含期末不含主观题！！
支付后可长期查看
有疑问请添加客服QQ 2356025045反馈
如遇卡顿看不了请换个浏览器即可打开
请看清楚了再购买哦，电子资源购买后不支持退款哦
