第一章 单元测试

1、 问题:目前使用最为广泛的硬件描述语言是( )
选项:
A:汇编语言
B:C语言
C:Python编程语言
D:Verilog HDL
答案: 【
Verilog HDL

2、 问题:某组合逻辑电路的真值表如下:

则输出F的表达式为( )
选项:
A:
B:
C:
D:
答案: 【

3、 问题:阅读如下程序:
module myxor(a,b,c);
input a,b;
output c;
assign c=a^b;
endmodule
该程序完成的功能是( )
选项:
A:异或门
B:与门
C:或门
D:非门
答案: 【
异或门

4、 问题:下列关于Verilog HDL说法错误的是( )
选项:
A:Verilog HDL的设计方法,因为其标准化,所以具有工艺无关性的优点
B:利用Verilog HDL设计数字系统,可以采取自顶向下的设计思想
C:Verilog HDL语言设计电路时,提供了多种层次抽象的描述
D:Verilog HDL是世界上唯一的硬件描述语言
答案: 【
Verilog HDL是世界上唯一的硬件描述语言

5、 问题:

下面缩写表示可编程逻辑器件的是( )

选项:
A:VLSI
B:ASIC
C:PLD
D:EDA
答案: 【
PLD

第二章 单元测试

1、 问题:下列不属于数据流描述的特征的是( )
选项:
A:用于描述组合逻辑电路
B:既可以描述组合逻辑电路又可以描述时序逻辑电路
C:使用线网类型的变量
D:使用连续赋值语句
答案: 【
既可以描述组合逻辑电路又可以描述时序逻辑电路

2、 问题:在结构化描述中,调用系统内部门的时候,端口的顺序是( )
选项:
A:输出在前,输入在后
B:输入在前,输出在后
C:顺序可以任意
D:只需要填写输入
答案: 【
输出在前,输入在后

3、 问题:条件结构(比如if-else语句)和循环结构(比如for语句)可以用在( )
选项:
A:数据流描述
B:结构化描述
C:行为描述
D:其他选项均可以
答案: 【
行为描述

4、 问题:下列关于测试平台的说法,正确的是( )
选项:
A:在测试平台必须给出输入输出端口
B:在测试平台中可以不用调用被测模块
C:在测试平台中只能使用initial语句
D:测试平台的作用是给出测试信号的变化从而得到输出以验证电路的功能
答案: 【
测试平台的作用是给出测试信号的变化从而得到输出以验证电路的功能

5、 问题:在某测试平台中有如下语句:
initial begin testa=0;
#10 testa=1;
$stop;
end
下列说法错误的是( )
选项:
A:initial语句用于变量的初始化
B:#50表示延时50个时间单位
C:$stop用于结束仿真过程
D:测试信号testa在上电时值为0,10个时间单位后变为1
答案: 【
$stop用于结束仿真过程

第三章 单元测试

1、 问题:在Verilog HDL中,下列标志符不合法的是( )
选项:
A:9moon
B:state0
C:Not_Stack_0
D:signall
答案: 【
9moon

本门课程剩余章节答案为付费内容
本文章不含期末不含主观题!!
本文章不含期末不含主观题!!
支付后可长期查看
有疑问请添加客服QQ 2356025045反馈
如遇卡顿看不了请换个浏览器即可打开
请看清楚了再购买哦,电子资源购买后不支持退款哦

   

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注