本答案对应课程为:点我自动跳转查看
本课程起止时间为:2021-09-05到2022-01-22
本篇答案更新状态:每5天更新一次

01 FPGA设计流程与Quartus设计软件 单元测验01

1、 问题:RISC-V开源的是
选项:
A:指令集架构
B:Verilog HDL源码
C:VHDL源码
D:芯片
答案: 【指令集架构

2、 问题:FPGA设计流程的顺序是____。
I.设计输入,II.逻辑综合,III.适配,IV.生成配置文件
选项:
A:I. III. II. IV.
B:I. II. III. IV.
C:II. I. III. IV.
D:III. II. I. IV.
答案: 【I. II. III. IV.

3、 问题:本课程实验使用的芯片类型属于
选项:
A:ASIC
B:CPLD
C:FPGA
D:ASSP
答案: 【FPGA

4、 问题:将综合工具生成的电路文件加载到可编程芯片的过程称为
选项:
A:编程
B:下载
C:配置
D:上传
答案: 【编程;
下载;
配置

5、 问题:Verilog模块的端口类型有
选项:
A:input
B:output
C:inout
D:tristate
答案: 【input;
output;
inout

6、 问题:错误的模块定义语句是
选项:
A:module module_name (input a, b, output c);
B:module module_name (input a, b, output c)
C:module module_name (a,b,c);
D:module module_name (a,b,c)
答案: 【module module_name (input a, b, output c);
module module_name (a,b,c)

7、 问题:VHDL是Verilog HDL的简写。
选项:
A:正确
B:错误
答案: 【错误

8、 问题:多个assign持续赋值语句是按照书写的顺序执行的。
选项:
A:正确
B:错误
答案: 【错误

9、 问题:SystemVerilog包含了Verilog。
选项:
A:正确
B:错误
答案: 【正确

10、 问题:综合是指将HDL描述转变成门级逻辑电路。
选项:
A:正确
B:错误
答案: 【正确

11、 问题:Verilog HDL编译生成的目标代码最终被一个计算机执行。
选项:
A:正确
B:错误
答案: 【错误

12、 问题:实验指导中的代码“assign SD0 = S[7:0];”也可以写成“assign SD0[7:0] = S[7:0];”
选项:
A:正确
B:错误
答案: 【正确

13、 问题:常数5’he表示的二进制数是
答案: 【01110

14、 问题:常数6’B110011表示的二进制数是
答案: 【110011

15、 问题:用Verilog HDL 实现S11~S8 控制L11~L8 亮灭的assign赋值语句是(注:不要有多余的空格)
答案: 【assign L[11:8]=S[11:8];

02 FPGA验证流程与远程实验平台 单元测验02

1、 问题:远程实验平台推荐使用的浏览器为
选项:
A:谷歌浏览器
B:火狐浏览器
C:微软IE浏览器
D:其他浏览器
答案: 【谷歌浏览器

2、 问题:开关S0控制的数码管段的编号是
选项:
A:段a
B:段b
C:段c
D:段d
E:段e
F:段f
G:段g
H:段h(小数点)
答案: 【段a

3、 问题:开关S1控制的数码管段的编号是
选项:
A:段a
B:段b
C:段c
D:段d
E:段e
F:段f
G:段g
H:段h(小数点)
答案: 【段b

4、 问题:开关S2控制的数码管段的编号是
选项:
A:段a
B:段b
C:段c
D:段d
E:段e
F:段f
G:段g
H:段h(小数点)
答案: 【段c

5、 问题:开关S3控制的数码管段的编号是
选项:
A:段a
B:段b
C:段c
D:段d
E:段e
F:段f
G:段g
H:段h(小数点)
答案: 【段d

6、 问题:开关S4控制的数码管段的编号是
选项:
A:段a
B:段b
C:段c
D:段d
E:段e
F:段f
G:段g
H:段h(小数点)
答案: 【段e

7、 问题:开关S5控制的数码管段的编号是
选项:
A:段a
B:段b
C:段c
D:段d
E:段e
F:段f
G:段g
H:段h(小数点)
答案: 【段f

8、 问题:开关S6控制的数码管段的编号是

本课程剩余章节答案为付费内容
支付后可永久查看
如有任何疑问请及时加入Q群售后群665210305反馈
需要期末答案的同学可加入Q群665210305购买

   

发表评论

电子邮件地址不会被公开。 必填项已用*标注